

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05234866 A

(43) Date of publication of application: 10.09.93

(51) Int. CI

H01L 21/027 G03F 7/16

(21) Application number: 04031166

(71) Applicant:

NEC CORP

(22) Date of filing: 19.02.92

(72) Inventor:

DAIMON TADASHI


(54) SEMICONDUCTOR MANUFACTURING APPARATUS AND MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To prevent abnormal side etching failure due to defective close contact between a semiconductor substrate and photoresist in the wet etching process.

CONSTITUTION: In a semiconductor manufacturing apparatus having each processing part for coating of photoresist, a plasma processing as a preprocessing of the coating and HMD processing are carried out continuously for a wafer 6 within a chamber 14 providing a plasma gas supplying port 12 and an HMDS supplying port 22.

COPYRIGHT: (C)1993,JPO&Japio





(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-234866

(43)公開日 平成5年(1993)9月10日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/027 G03F 7/16

7352-4M

H 0 1 L 21/30

361 A

審査請求 未請求 請求項の数3(全 4 頁)

(21)出願番号

(22)出願日

特願平4-31166

平成 4年(1992) 2月19日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 大門 直史

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称 】 半導体製造装置及び半導体製造方法

(57)【要約】

【目的】ウェットエッチング工程における半導体基板と フォトレジストの密着不良による異常サイドエッチング 不良を防止する。

【構成】フォトレジスト塗布を行うための各処理部を有する半導体製造装置において、プラズマガス導入口12及びHMDS導入口22を備えたチャンバー14内で、ウェハー6に塗布前処理であるプラズマ処理とHMDS処理とを連続して行なう。





【特許請求の範囲】

【請求項1】 ロード部から各処理部を経てアンロード部へウェハーを搬送しフォトレジスト塗布を行う半導体製造装置において、前記各処理部のうちHMDS処理を行なうHMDS処理部の前にプラズマ処理を行なうためのプラズマ処理部を有することを特徴する半導体製造装置。

【請求項2】 前記プラズマ処理部とHMDS処理部が同一チャンバーである請求項1記載の半導体製造装置。

【請求項3】 前記プラズマ処理部において、ウェハー の水分除去処理をプラズマ処理で行うことを特徴とする 半導体製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体製造装置及び半導体製造方法に関し、特に半導体基板(以下ウェハーと記す)にフォトレジスト(以下レジストと記す)を塗布する場合の塗布装置及び塗布方法に関する。

[0002]

【従来の技術】従来の塗布装置は、図3(a)の構成図に示す様に、レジストを塗布する前にベークを行いウェハー表面の水分を除去してウェハーとレジストとの密着性を向上させるための塗布前ベーク部1と、ウェハーをHMDS(ヘキサメチルジシラザン)蒸気にさらし化学的にウェハーとレジストとの密着性を向上させるためのHMDS処理部2と、レジストを滴下しウェハーを回転させウェハー上に均一なレジスト膜を形成するためのスピンコート部3と、塗布後レジスト中の溶剤を蒸発させウェハーとの密着性を向上させるためのプリベーク部4とで構成されている。

【0003】塗布前ベーク部1は図3(b)の断面図に示す様な構造となっており、温度150~250℃のホットプレート5上にウェハー6をのせホットプレート5からウェハー6への熱伝導およびオープン7内の対流により、ウェハー表面の水分を熱的に除去するものである。

[0004]

【発明が解決しようとする課題】しかし上述した従来の塗布装置では、ウェハー表面が特にCVDSiO₂,PSG,BPSG,シリカ膜で形成されており、それらにコンタクトホール,スルーホール等の微細孔をウェットエッチングにて開孔する場合、基板とレジストとの密着性が不十分で部分的なサイドエッチング不良が発生するという問題があった。これは、塗布前ベーク部によるウェハー表面の水分除去が不十分でウェハー表面に水分が残っているためと考えられ、これらの対策として温度をあげたり時間を長くしたが効果が十分でなく、又HMDS処理部の温度をあげたり時間をのばしたが、パターニング後のレジスト形状が悪化し根本的に解決ができなかった。

[0005]

【課題を解決するための手段】本発明の半導体製造装置は、HMDS処理工程を行なうHMDS処理部の前にプラズマ処理工程を行なうためのプラズマ処理部を有している。また、従来の半導体製造方法ではHMDS処理前のウェハー表面の水分の除去をホットプレート、オーブンにより熱的に行っていたため不十分であったが、本発明ではプラズマ処理を行なうことによりウェハー表面の水分除去を完全に行ない、ウェハーとレジストとの密着10 性を強化させるものである。

2

[0006]

【実施例】次に本発明について図面を参照して説明す る。図1 (a) は本発明の実施例1の塗布装置の構成図 である。11は本発明の特徴であるプラズマ処理を行う ためのプラズマ処理部であり、2はHMDS処理部、3 はスピンコート部、4はプリベーク部であり、この2~ 4は従来の途布装置と全く同様である。図1(b)はプ ラズマ処理部11の断面図を示し、ガス導入口12およ び排気口13を持ったチャンバー14内にボート上のウ ェハー6が置かれ、チャンバー14周辺にはプラズマ発 生のための髙周波電極15がある。まず排気口13より チャンバー14内を真空度0.01~0.1Torrに 減圧した後、ガス導入口12よりO2 ガスを導入して真 空度0.3~1.0TorrにしてRFパワー100W 程度で1~10分間プラズマ処理を行ない、ウェハー表 面の水分をほとんど完全に除去する。その後R Fパワー をOFFし、チャンバー14内を大気圧に戻し、従来法 と同様にHMDS処理部2、スピンコート部3、プリベ ーク部4をへてウェハーへのレジスト塗布は完了する。 30 この様に塗布されたレジストはウェハーとの密着性が非 常に良く、微細孔のウェットエッチングでも異常サイド エッチ不良は全く発生しない。

【0007】図2(a)は本発明の実施例2の塗布装置の構成図である。21はプラズマ処理兼HMDS処理部であり、3,4は従来の塗布装置と同様のスピンコート部、プリベーク部である。図2(b)はプラズマ処理部兼HMDS処理部の断面図を示し、HMDS導入口22がある以外は図1(b)のプラズマ処理部の同様である。実施例1と同様にプラズマ処理を行なった後HMDの素気を含んだN2がスをHMDS導入口22よりチャンバー14内に導入し、300~760mHgで5sec~3min程度ウェハー表面をHMDS雰囲気にさらしてHMDS処理を行なう。実施例2では、同一チャンバー内でプラズマ処理およびHMDS処理を行うため、ウェハー表面への水分の再付着がなく、よりレジストの密着性が向上し、又スループットも向上し且つ設備の大きさも小さく安価であるという利点がある。

【0008】本実施例1,2ともバッチタイプのプラズマ処理,HMDS処理を示したが、これは枚葉式でも適 50 用可能であり、プラズマガスとしてO2 としたがN2,

3

Ar, Heであっても同様の効果がある。

【0009】表1は、シリカ膜表面のウェハーに従来法と本発明によりレジストを塗布し、1×1μm²のコンタクトホールをレジストパターンをパターニングした後ウェットエッチングした際のレジスト密着不良による異常サイドエッチング不良率を比較したものである。従来

法によるものはHMDS処理時間を5分と長くしても不 良が発生しているのに対し、本発明ではHMDS処理時 間1分でも全く不良がない。

[0010]

【表1】

HMDS 処理時間	0.5分	1分	2分	5分
従来法の不良率	50%	10%	5%	2%
本発明の不良率	2%	0	0	0

[0011]

【発明の効果】以上説明した様に本発明による塗布装置を使用してレジスト塗布を行えば、CVDSiOz,PSG,BPSG,シリカ膜表面のウェハーへの微細径のウェットエッチング工程でも異常サイドエッチング不良がなく、高歩留りで高品質のLSIの製造が可能となる。


【図面の簡単な説明】


【図1】本発明の実施例1を示す図で、同図(a)は構成図、同図(b)はプラズマ処理部の断面図である。

【図2】本発明の実施例2を示す図で、同図(a)は構成図、同図(b)はプラズマ処理兼HMDS処理部の断面図である。

【図3】従来の製造装置を示す図で、同図(a)は構成図,同図(b)は塗布前ベーク部の断面図である。

[図1]







【符号の説明】

- 1 塗布前ベーク部
- 2 HMDS処理部
- 3 スピンコート部
- 4 プリベーク部
- 5 ホットプレート
- 6 ウェハー
- 7 オープン
- 11 プラズマ処理部
- 20 12 ガス導入口
- 13 排気口
 - 14 チャンバー
 - 15 高周波電極
 - 21 プラズマ処理部兼HMDS処理部
 - 22 HMDS導入口

【図2】





[図3]

